1. Ketepatan dimensi
Kerataan: kerataan permukaan tapak harus mencapai standard yang sangat tinggi, dan ralat kerataan tidak boleh melebihi ±0.5μm dalam mana-mana kawasan 100mm × 100mm; Untuk keseluruhan satah asas, ralat kerataan dikawal dalam ±1μm. Ini memastikan bahawa komponen utama peralatan semikonduktor, seperti kepala pendedahan peralatan litografi dan jadual probe peralatan pengesanan cip, boleh dipasang dan dikendalikan secara stabil pada satah berketepatan tinggi, memastikan ketepatan laluan optik dan sambungan litar peralatan, dan mengelakkan sisihan anjakan komponen yang disebabkan oleh satah cip dan semikonduktor yang tidak sekata, yang menjejaskan ketaksamaan asas pembuatan.
Kelurusan: Kelurusan setiap tepi tapak adalah penting. Dalam arah panjang, ralat kelurusan tidak boleh melebihi ±1μm setiap 1m; Ralat kelurusan pepenjuru dikawal dalam ±1.5μm. Mengambil mesin litografi berketepatan tinggi sebagai contoh, apabila meja bergerak di sepanjang landasan panduan tapak, kelurusan pinggir tapak secara langsung mempengaruhi ketepatan trajektori jadual. Jika kelurusan tidak mencapai standard, corak litografi akan herot dan cacat, mengakibatkan pengurangan hasil pembuatan cip.
Keselarian: Ralat keselarian permukaan atas dan bawah tapak hendaklah dikawal dalam ±1μm. Keselarian yang baik boleh memastikan kestabilan pusat graviti keseluruhan selepas pemasangan peralatan, dan daya setiap komponen adalah seragam. Dalam peralatan pembuatan wafer semikonduktor, jika permukaan atas dan bawah tapak tidak selari, wafer akan condong semasa pemprosesan, menjejaskan keseragaman proses seperti etsa dan salutan, dan dengan itu menjejaskan konsistensi prestasi cip.
Kedua, ciri material
Kekerasan: Kekerasan bahan asas granit harus mencapai kekerasan Shore HS70 atau lebih tinggi. Kekerasan yang tinggi boleh menahan haus yang disebabkan oleh pergerakan dan geseran komponen yang kerap semasa operasi peralatan, memastikan tapak boleh mengekalkan saiz ketepatan yang tinggi selepas penggunaan jangka panjang. Dalam peralatan pembungkusan cip, lengan robot kerap mencengkam dan meletakkan cip pada pangkalan, dan kekerasan tapak yang tinggi dapat memastikan permukaan tidak mudah menghasilkan calar dan mengekalkan ketepatan pergerakan lengan robot.
Ketumpatan: Ketumpatan bahan hendaklah antara 2.6-3.1 g/cm³. Ketumpatan yang sesuai menjadikan asas mempunyai kestabilan kualiti yang baik, yang boleh memastikan ketegaran yang mencukupi untuk menyokong peralatan, dan tidak akan membawa kesukaran kepada pemasangan dan pengangkutan peralatan kerana berat yang berlebihan. Dalam peralatan pemeriksaan semikonduktor yang besar, ketumpatan asas yang stabil membantu mengurangkan penghantaran getaran semasa operasi peralatan dan meningkatkan ketepatan pengesanan.
Kestabilan terma: pekali pengembangan linear kurang daripada 5×10⁻⁶/℃. Peralatan semikonduktor sangat sensitif terhadap perubahan suhu, dan kestabilan terma pangkalan secara langsung berkaitan dengan ketepatan peralatan. Semasa proses litografi, turun naik suhu boleh menyebabkan pengembangan atau pengecutan tapak, mengakibatkan sisihan dalam saiz corak pendedahan. Tapak granit dengan pekali pengembangan linear rendah boleh mengawal perubahan saiz dalam julat yang sangat kecil apabila suhu operasi peralatan berubah (biasanya 20-30 ° C) untuk memastikan ketepatan litografi.
Ketiga, kualiti permukaan
Kekasaran: Nilai Ra kekasaran permukaan pada tapak tidak melebihi 0.05μm. Permukaan ultra licin boleh mengurangkan penjerapan habuk dan kekotoran dan mengurangkan kesan ke atas kebersihan persekitaran pembuatan cip semikonduktor. Dalam bengkel pembuatan cip bebas habuk, zarah kecil boleh menyebabkan kecacatan seperti litar pintas cip, dan permukaan tapak yang licin membantu mengekalkan persekitaran bengkel yang bersih dan meningkatkan hasil cip.
Kecacatan mikroskopik: Permukaan tapak tidak dibenarkan mempunyai sebarang rekahan yang boleh dilihat, lubang pasir, liang dan kecacatan lain. Pada peringkat mikroskopik, bilangan kecacatan dengan diameter lebih daripada 1μm setiap sentimeter persegi tidak boleh melebihi 3 oleh mikroskop elektron. Kecacatan ini akan menjejaskan kekuatan struktur dan kerataan permukaan tapak, dan kemudian menjejaskan kestabilan dan ketepatan peralatan.
Keempat, kestabilan dan rintangan kejutan
Kestabilan dinamik: Dalam persekitaran getaran simulasi yang dihasilkan oleh pengendalian peralatan semikonduktor (julat frekuensi getaran 10-1000Hz, amplitud 0.01-0.1mm), anjakan getaran titik pelekap utama pada tapak hendaklah dikawal dalam ±0.05μm. Mengambil peralatan ujian semikonduktor sebagai contoh, jika getaran peranti sendiri dan getaran persekitaran sekeliling dihantar ke pangkalan semasa operasi, ketepatan isyarat ujian mungkin terganggu. Kestabilan dinamik yang baik boleh memastikan keputusan ujian yang boleh dipercayai.
Rintangan seismik: Tapak mesti mempunyai prestasi seismik yang sangat baik, dan boleh melemahkan tenaga getaran dengan cepat apabila ia tertakluk kepada getaran luar secara tiba-tiba (seperti getaran simulasi gelombang seismik), dan memastikan kedudukan relatif komponen utama peralatan berubah dalam ±0.1μm. Di kilang semikonduktor di kawasan yang terdedah kepada gempa bumi, pangkalan tahan gempa boleh melindungi peralatan semikonduktor yang mahal dengan berkesan, mengurangkan risiko kerosakan peralatan dan gangguan pengeluaran akibat getaran.
5. Kestabilan kimia
Rintangan kakisan: Asas granit harus menahan kakisan agen kimia biasa dalam proses pembuatan semikonduktor, seperti asid hidrofluorik, aqua regia, dll. Selepas merendam dalam larutan asid hidrofluorik dengan pecahan jisim 40% selama 24 jam, kadar kehilangan kualiti permukaan tidak boleh melebihi 0.01%; Rendam dalam aqua regia (nisbah isipadu asid hidroklorik kepada asid nitrik 3:1) selama 12 jam, dan tiada kesan kakisan yang jelas pada permukaan. Proses pembuatan semikonduktor melibatkan pelbagai proses etsa kimia dan pembersihan, dan rintangan kakisan yang baik pada asas dapat memastikan bahawa penggunaan jangka panjang dalam persekitaran kimia tidak terhakis, dan ketepatan dan integriti struktur dikekalkan.
Anti-pencemaran: Bahan asas mempunyai penyerapan bahan pencemar biasa yang sangat rendah dalam persekitaran pembuatan semikonduktor, seperti gas organik, ion logam, dsb. Apabila diletakkan dalam persekitaran yang mengandungi 10 PPM gas organik (cth, benzena, toluena) dan 1ppm ion logam (cth, ion kuprum, ion besi, dan prestasi pollutan pada permukaan bes) untuk 72 adalah boleh diabaikan. Ini menghalang bahan cemar daripada berhijrah dari permukaan asas ke kawasan pembuatan cip dan menjejaskan kualiti cip.
Masa siaran: Mac-28-2025